一、什么是 PCB 設計中的 EMC電磁兼容 和 EMI 電磁干擾？

1、EMC 電磁兼容

EMC 是電磁兼容的簡稱。PCB 中的 EMC 是電路板在其電磁環(huán)境中工作而不會對周圍的其他設備產生難以忍受的電磁干擾的能力。

一般來說，實現符合 EMC 的設計，工程師必要要考慮三個基本方面：

• 產生不需要的電磁輻射及其傳播

• 設計或組件各自易受電磁干擾的脆弱性

• PCB 設計不應對其自身造成無法容忍的電磁干擾

簡單的說，EMC 就是電子系統(tǒng)在共同的電磁環(huán)境下運行的能力，首先不受其他系統(tǒng)的影響，其次，不受其他系統(tǒng)的干擾，最后，不受自身的干擾。

2、EMI 電磁干擾

EMI 是電磁干擾的簡稱。

EMI 指電磁波從其他設備或自然來源對一個設備的負面影響或破壞。EMI 也稱為電磁噪聲。每個工程師都應該遵循 EMC 配置標準，以將 EMI 總量及其影響降至最（）低。

在印刷電路板上，有各種潛在的干擾源，可能會導致以下類別的各種潛在影響：

• 傳導發(fā)射（信號和電源完整性）

• 輻射發(fā)射

• 抗輻射和傳導發(fā)射

• 靜電放電

二、 避免 PCB 設計中出現 EMC 和 EMI 的 9 個技巧

1、地平面

因為所有電路都需要接地，所以接地層是預防 EMI 的第一防線。有以下措施可以減少 EMI：

• 增加接地區(qū)域

在 PCB 內部盡可能多地增加接地區(qū)域，可以通過接地的區(qū)域有效地分散、減少流出和串擾。如果接地層太少，完（）全可以添加一層。

• 接地層

特別是在多層 PCB 中，接地層是非常重要的，較高的阻抗水平通常是由偷銅和散列接地層引起的。

• 每個組件都應該連接到地平面

每個組件都應該連接到接地平面或者接地點。

• 去耦電容

如果設計包含去耦電容，則需要連接到接地層，可以通過減小環(huán)的幅度來減小返回電流。

• 接地層直接放置在帶有信號跡線的平面下方

這個平面可以屏蔽 EMI，提供電感和低電阻公共接地。對于某些區(qū)域，可能需要隔離接地，以使接地電流無法流過該部分。

• 數字地和模擬地要分開

如果電路板上既有模擬電路又有線性電路，則應相互隔離。低頻電路應該更多地依賴單點并聯接地。當實際走線過程中出現問題時，可以先進行部分串聯接地，再進行并聯接地。高頻電路往往依賴于多點串聯接地，接地線應短而粗。網格狀銅箔應大量應用在高頻元件周圍。

• 地線盡可能粗

接地線應盡可能粗，以便通過大于 PCB 允許電流兩倍的電流，以增加抗噪性。如果采用灌銅做地線，應避免死銅。此外，功能相近的銅線應通過粗引線相互連接，以保證地線的質量，同時降低噪聲。

• 接地系統(tǒng)長度應保持在最短

接地系統(tǒng)長度應保持在最短，以防止電感成為問題。在低頻下，這種影響會變得非常顯著。粗線可以提供幫助，以及在 PCB 上使用帶有關鍵軌道的接地層。

• 地線形成閉環(huán)回路

對于僅包含數字電路的電路板，可以通過將接地電路設計成圓形回路來提高抗噪聲能力。

2、電源設計

不恰當的電源設計會導致產生較大的噪聲，最終降低產品的性能。導致電源不穩(wěn)定的兩個主要因素：

1）在高速開關狀態(tài)下，瞬態(tài)交流電流過大

2）電流回路上存在電感

因此，PCB 設計中應充分考慮電源的完整性，還需要遵循以下規(guī)則：

• 電源去耦濾波設計

在 IC 芯片電源兩端橋接一個電容為 0.01μF 至 0.1μF 的去耦電容，可以顯著降低整個電路板的噪聲和浪涌電流。完成電流補償后，去耦電容越低越好。由于引線電感低，因此應最佳使用安裝電容。

對電源進行濾波最（）有效的方法是在交流電源線處布置濾波器。為防止引線相互耦合或產生環(huán)路，濾波器的輸入和輸出線應從電路板的兩側引出，引線應盡可能短。

• 電源保護設計

電源保護設計涵蓋過流保護、欠壓報警、軟啟動和過壓保護。通過熔斷器的應用，可以在 PCB 的功率部分實現過流保護。

為了防止熔斷器在熔化過程中影響其他模塊，輸入電壓也應設計為保持電容。

為防止過電壓意外損壞元器件，應通過放電管、壓敏電阻等保護裝置在配電線與地電位之間建立等電位，實現過電壓保護。

3、PCB 布局

• PCB 尺寸

必須考慮 PCB 尺寸。當涉及到超大尺寸的電路板時，隨著阻抗的增加、抗噪能力的降低和制造成本的上升，走線必須走很長一段路。

當電路板尺寸特別小時，會造成散熱問題，并且相鄰走線之間容易發(fā)生串擾。推薦的 PCB 尺寸為長寬比為 3:2 或 4:3 的矩形。此外，當板材尺寸超過200mm*150mm時，應考慮板材收回的機械強度。

• 避免直角

過孔、走線等部分避免 45° 到 90°，走線達到超過 45 °時，電容會增加。

結果，特性阻抗發(fā)生變化，導致反射，這種反射會導致 EMI。你可以通過修整需要轉角的走線或通過兩個或多個 45 度或更小的角度對它們進行布線來避免此問題。

• 保持信號分離

數字電路、模擬電路和噪聲源應獨立放置在板上，高頻電路應與低頻電路隔離。此外，應注意強弱信號的分量分布和信號傳輸方向問題。

• 盡可能增加走線寬度

更寬的走線尺寸可有效減少輻射發(fā)射。

• 使電流回路盡可能小

使返回電流路徑盡可能短，并沿著電阻最小的路徑布線。返回路徑的長度應與傳輸跡線的長度大致相同或更短。

• 謹慎使用過孔

過孔在 PCB 設計中是必要的，因為它們可以在布線時利用電路板中的多個層。但是，在使用它們時必須小心。

通孔將其自身的電感和電容效應添加到混合物中，由于特性阻抗的變化可能導致反射。過孔也會增加走線長度，這需要匹配。盡可能避免使用過孔作為差分走線。

4、元器件放置

• 分離模擬和數字組件

與走線一樣，始終將模擬和數字電路和組件分開。將模擬電路和數字電路放置得很近可能會導致串擾等問題。

為避免這種情況，請使用屏蔽、多層和單獨的接地，使模擬和數字信號盡可能遠離彼此，一般來說，最好將模擬信號和數字信號完（）全分開。

• 小心高速組件

越快越小，它可能產生的 EMI 量就越大。你可以通過屏蔽和過濾來對抗這種自然的 EMI。

1）可以在電路板設計中將高速組件與其他組件分開。

2）另一個要采取的措施是保持高速信號和時鐘盡可能短，并與接地層相鄰。這些措施有助于將串擾、噪音和輻射水平控制在可接受的水平范圍內。

• 組件根據相同的分類進行放置

兼容的組件應獨立放置，以確保組件在空間中不會相互干擾。

• 重量超過 15 克的組件在被支撐固定之前不應進行焊接

不應該組裝又大又重且產生大量熱量的組件，相反，應該組裝在成品盒子的底板上。此外，必須保證散熱，并且熱敏組件應遠離產生熱量的組件。

• 優(yōu)先選用 IC 元件

與分立元件相比，IC元件具有封裝優(yōu)良、焊點少、故障率低等優(yōu)點，應優(yōu)先選用。此外，應選擇信號斜率相對較慢的器件，以減少信號產生的高頻部分。表面貼裝器件的應用可以減少走線長度，降低阻抗并提高 EMC。

• 敏感元件放置

敏感信號元件應遠離電源和大功率設備，敏感信號線絕不允許穿過大功率設備。熱敏元件應放置在遠離熱器件的位置，而溫度敏感元件應放置在溫度最（）低的區(qū)域。

• 高電位差元件放置

高電位差元件之間的距離應加大，以免發(fā)生短路。另外，大功率元器件應盡量布置在測試時手摸不到的地方，并經過絕緣保護。

5、PCB 層數設計

• 適當的 PCB 層數

在層數方面，單層 PCB、雙層 PCB 和多層 PCB 。

單層 PCB 和雙層 PCB 適用于中低密度布線或低完整性電路。基于制造成本的考慮，大多數消費電子產品依賴于單層 PCB 或雙層 PCB 。然而，由于它們的結構缺陷，它們都會產生大量的EMI，并且它們對外部干擾也很敏感。

多層 PCB 往往更多地應用于高密度布線和高完整性芯片電路。因此，當信號頻率較高且電子元件分布密集時，應選擇至少 4 層的 PCB。在多層 PCB 設計中，電源層和地層應專門布置，信號線和地線之間的距離要減小。

結果，所有信號的環(huán)路面積都可以大大減小。從 EMC 的角度來看，多層 PCB 能夠有效降低輻射，提高抗干擾能力。

• 單層 PCB 設計

單層 PCB 通常工作在幾百 KHz 的低頻，因為許多高頻設計條件受到低頻限制，例如缺乏RF電路返回和完（）全閉合所需的控制條件，明顯的線路趨膚效應或不可避免的磁性和環(huán)形天線問題。

因此，單層 PCB 往往對射頻干擾（如靜電、快速脈沖、輻射或傳導射頻）敏感。在單層 PCB 設計中，沒有考慮信號完整性和端子匹配。首先是電源和地線設計，然后是應該放置在地線旁邊的高風險信號設計。越近越好。最后是其他線條的設計。

具體設計措施包括：

1）必須保證電源線和地線沿關鍵電路信號網絡中的電源箱接地點。

2）應根據子功能進行走線布線，并且必須嚴格考慮敏感組件和相應的 I/O 端子和連接器的設計要求。

3）關鍵信號網絡中的所有元件應相鄰放置。

4）當 PCB 需要多個接地點時，確保這些點相互連接，并包括連接方法設計。

5）對于其他線路布線，RF 返回路徑清晰通過。

• 雙層/多層 PCB 設計

1）關鍵電源層應與相應的接地層相鄰布置，并產生耦合電容。關鍵電源層與PCB去耦電容配合，有利于降低電源層的阻抗，獲得良好的濾波效果。

2）相鄰平面上的關鍵信號不允許穿過分裂區(qū)，以阻止信號環(huán)路擴大，以減少強輻射，降低干擾靈敏度。

3）時鐘信號、高頻信號和高速信號等關鍵信號需要相鄰的接地層。例如，與接地平面相鄰的信號平面可以被視為信號路由的最佳平面，從而可以縮小信號環(huán)路面積和屏蔽輻射。

4）電源平面應小于接地平面。

6、EMI 屏蔽

屏蔽和濾波可以將 EMI 的影響降至最（）低。一些屏蔽和過濾選項包括：

• 組件和電路板屏蔽

物理屏蔽是封裝整個或部分電路板的金屬封裝。目標是防止 EMI 進入電路板的電路，具體方法因 EMI 來源而異。

對于來自系統(tǒng)內部的 EMI，組件屏蔽可用于封裝產生 EMI 的特定組件，從而連接到地，減小天線環(huán)路尺寸并吸收 EMI。其他屏蔽可能會包裹整個電路板，以防止來自外部來源的 EMI。

例如，法拉第籠是一種厚厚的保護外殼，旨在阻擋射頻波。這些設備通常由金屬或導電泡沫制成。

• 低通濾波

有時，PCB 可以包括低通濾波器以消除組件中的高頻噪聲。這些濾波器抑制來自這些部分的噪聲，允許電流在返回路徑上繼續(xù)而不受干擾。

• 電纜屏蔽

傳輸模擬和數字電流的電纜會產生最多的 EMI 問題，屏蔽這些電纜并將它們前后接地有助于消除 EMI 干擾。

7、跟蹤路由

• 對輸出相同但方向相反的電流信號進行并聯布局，以消除磁干擾。

• 應最大限度地減少印刷引線的不連續(xù)性。例如，引線寬度不應突然變化，引線角超過 90°。

• EMI 大多由時鐘信號線產生，在走線過程中時鐘信號線應靠近接地回路。

• 由于時鐘引線、行驅動器或總線驅動器的信號線通常承載較大的瞬態(tài)電流，因此印刷引線應盡可能短。對于分立元件，印刷引線寬度可以達到大約 1.5mm。然而，對于 IC，印刷引線的寬度應在 0.2mm 至 1.0mm 之間。
  

• 避免在熱器件周圍或大電流流過的引線周圍使用大面積銅箔，否則產品長時間處于熱環(huán)境中可能會導致銅箔膨脹或掉落等問題。如果必須使用大面積的銅箔，最好利用柵格，這樣有利于消除銅箔與基板熱粘合產生的逸出氣體。

• 焊盤中心的過孔孔徑應適當大于元件引腳的孔徑。如果焊盤太大，往往會產生干焊。

8、路由設計

為了最大限度地減少輻射干擾，應選擇多層 PCB，內層定義為電源層和接地層，以降低電源電路阻抗，并在信號線產生均勻接地層的情況下阻止公共阻抗噪聲。它通過改善信號線和接地層之間的分布電容，在阻止輻射方面發(fā)揮著關鍵作用。

• 電源線、地線和電路板上的走線對高頻信號應保持低阻抗。當頻率保持如此高時，電源線、接地線和電路板走線都成為負責接收和發(fā)射干擾的小天線。為了克服這種干擾，與增加濾波電容相比，降低電源線、地線和電路板走線所具有的高頻阻抗更為重要。因此，電路板上的走線應短而粗且排列均勻。

• 電源線、地線和印刷走線應適當布置，使其短而直，以盡量減少信號線和返回線形成的環(huán)路面積。

• 時鐘發(fā)生器應盡可能靠近時鐘設備。

• 石英晶體振蕩器的外殼應接地。

• 時鐘域應由接地線環(huán)繞，時鐘線應盡可能短。

• 電路板應采用45°而不是90°的折線，以減少高頻信號的傳輸和耦合。

• 單層PCB和雙層PCB應采用單點接電源和單點接地。電源線和接地線都應盡可能粗。

• I/O 驅動電路應靠近電路板邊緣的連接器。

• 關鍵線要盡量粗，兩邊要加保護地，高速線路應短而直。

• 組件引腳應盡可能短，這尤其適用于去耦電容器，使用無引腳的安裝電容。

• 對于 A/D 元件，數字部分和模擬部分的地線不能交叉。

• 時鐘、總線和芯片選擇信號應遠離 I/O 線和連接器。

• 模擬電壓輸入線、參考電壓端應遠離數字電路信號線，尤其是時鐘。

• 當時鐘線與 I/O 線垂直時，干擾比與 I/O 線平行時更小。此外，時鐘組件引腳應遠離 I/O 電纜。

• 不應在石英晶體或對噪聲敏感的設備下進行跟蹤。

• 切勿在弱信號電路或低頻電路周圍產生電流回路。

• 任何信號都不應該產生循環(huán)。如果必須安排一個循環(huán)，它應該盡可能小。

9、去藕和接地

• 解耦設計

由電感和電容組成的低通濾波器能夠濾除高頻干擾信號。線路上的寄生電感會使供電速度變慢，從而使驅動器件的輸出電流下降。

去耦電容的適當放置和電感電容儲能功能的應用，使得在開關的瞬間為器件提供電流成為可能。在直流回路中，負載變化會引起電源噪聲。去耦電容配置可以阻止由于負載變化而產生的噪聲。

• 接地設計

對于電子設備，接地是控制干擾的關鍵方法。如果接地與屏蔽措施正確結合，大部分干擾問題都會得到解決。